Pažangi pakuotė yra vienas iš svarbiausių „More than Moore“ eros technologijų akcentų.Kadangi kiekviename proceso mazge mikroschemas tampa vis sunkiau ir brangiau miniatiūrizuoti, inžinieriai deda kelis lustus į pažangius paketus, kad jiems nebereikėtų stengtis juos mažinti.Šiame straipsnyje trumpai supažindinama su 10 dažniausiai naudojamų pažangiosios pakavimo technologijos terminų.
2.5D paketai
2.5D paketas yra tradicinės 2D IC pakavimo technologijos pažanga, leidžianti tiksliau išnaudoti linijas ir erdvę.2,5D pakuotėje pliki štampai sukraunami arba dedami vienas šalia kito ant tarpinio sluoksnio su siliciu per angas (TSV).Pagrindas arba tarpinis sluoksnis užtikrina ryšį tarp lustų.
2.5D paketas paprastai naudojamas aukščiausios klasės ASIC, FPGA, GPU ir atminties kubeliams.2008 m. Xilinx padalino savo didelius FPGA į keturis mažesnius lustus, kurių našumas didesnis, ir prijungė juos prie silicio tarpinio sluoksnio.Taip gimė 2.5D paketai ir galiausiai tapo plačiai naudojami didelio pralaidumo atminties (HBM) procesorių integravimui.
2.5D paketo schema
3D pakuotė
3D IC pakete loginiai štampai yra sukrauti kartu arba su saugojimo matrica, todėl nereikia kurti didelių System-on-Chips (SoC).Antgaliai yra sujungti vienas su kitu aktyviu tarpinio sluoksnio sluoksniu, o 2.5D IC paketai naudoja laidžius iškilimus arba TSV, kad sudedami komponentai ant tarpinio sluoksnio, 3D IC paketai sujungia kelis silicio plokštelių sluoksnius su komponentais, naudojant TSV.
TSV technologija yra pagrindinė įgalinimo technologija tiek 2,5D, tiek 3D IC paketuose, o puslaidininkių pramonė naudoja HBM technologiją DRAM lustams gaminti 3D IC paketuose.
3D paketo skerspjūvio vaizdas rodo, kad vertikali silicio lustų sujungimas pasiekiamas naudojant metalinius varinius TSV.
Chiplet
Chiplets yra dar viena 3D IC pakuotės forma, kuri leidžia nevienalyčiai integruoti CMOS ir ne CMOS komponentus.Kitaip tariant, jie yra mažesni SoC, dar vadinami lustais, o ne dideli SoC pakete.
Suskaidžius didelę SoC į mažesnes, mažesnes lustas, gaunama didesnė išeiga ir mažesnės sąnaudos nei vieno pliko štampavimo.lustai leidžia dizaineriams pasinaudoti plataus IP spektro privalumais, nesvarstydami, kurį proceso mazgą naudoti ir kokią technologiją naudoti jam gaminti.Gaminant lustą jie gali naudoti daugybę medžiagų, įskaitant silicį, stiklą ir laminatus.
Chiplet pagrįstos sistemos yra sudarytos iš kelių mikroschemų tarpiniame lygmenyje
„Fan Out“ paketai
„Fan Out“ pakete „jungtis“ yra perpučiama nuo lusto paviršiaus, kad būtų suteikta daugiau išorinės įvesties / išvesties.Jame naudojama epoksidinė liejimo medžiaga (EMC), kuri yra visiškai įdėta į štampą, todėl nereikia atlikti tokių procesų kaip plokštelių sumušimas, srautas, tvirtinimas ant lustų, valymas, purškimas apačioje ir kietėjimas.Todėl tarpinio sluoksnio taip pat nereikia, todėl heterogeniška integracija yra daug lengvesnė.
„Fan-out“ technologija siūlo mažesnį paketą su daugiau įvesties / išvesties nei kitų tipų paketų, o 2016 m. ji buvo technologijų žvaigždė, kai „Apple“ sugebėjo panaudoti TSMC pakavimo technologiją, kad integruotų 16 nm taikomųjų programų procesorių ir mobiliąją DRAM į vieną „iPhone“ paketą. 7.
Fan-out pakuotė
Fan-Out Wafer Level Pakuotė (FOWLP)
FOWLP technologija yra plokščių pakuotės (WLP) patobulinimas, suteikiantis daugiau išorinių silicio lustų jungčių.Tai apima lusto įterpimą į epoksidinę liejimo medžiagą, o po to ant plokštelės paviršiaus sukonstruojant didelio tankio perskirstymo sluoksnį (RDL) ir uždedant litavimo rutulius, kad susidarytų atkurta plokštelė.
FOWLP suteikia daug jungčių tarp pakuotės ir aplikacijos plokštės, o kadangi substratas yra didesnis nei štampas, štampavimo žingsnis iš tikrųjų yra labiau atsipalaidavęs.
FOWLP paketo pavyzdys
Heterogeninė integracija
Atskirai gaminamų skirtingų komponentų integravimas į aukštesnio lygio mazgus gali pagerinti funkcionalumą ir pagerinti eksploatacines charakteristikas, todėl puslaidininkių komponentų gamintojai gali sujungti funkcinius komponentus su skirtingais proceso srautais į vieną agregatą.
Heterogeninė integracija yra panaši į sistemos paketą (SiP), tačiau vietoj to, kad būtų sujungti keli plikai ant vieno pagrindo, ji sujungia kelis IP mikroschemų pavidalu ant vieno pagrindo.Pagrindinė nevienalytės integracijos idėja yra sujungti kelis komponentus su skirtingomis funkcijomis tame pačiame pakete.
Kai kurie techniniai blokai heterogeninėje integracijoje
HBM
HBM yra standartizuota kamino saugojimo technologija, kuri suteikia didelio pralaidumo kanalus duomenims dėtuvėje ir tarp atminties bei loginių komponentų.HBM paketai kaupia atmintį ir sujungia juos per TSV, kad sukurtų daugiau įvesties / išvesties ir pralaidumo.
HBM yra JEDEC standartas, kuris vertikaliai integruoja kelis DRAM komponentų sluoksnius į paketą kartu su taikomųjų programų procesoriais, GPU ir SoC.HBM pirmiausia yra įdiegtas kaip 2.5D paketas, skirtas aukščiausios klasės serveriams ir tinklo lustams.HBM2 leidimas dabar apima pradinio HBM leidimo talpos ir laikrodžio dažnio apribojimus.
HBM paketai
Tarpinis sluoksnis
Tarpinis sluoksnis yra kanalas, per kurį perduodami elektriniai signalai iš pakuotėje esančios kelių lustų pliko štampo arba plokštės.Tai elektrinė sąsaja tarp lizdų arba jungčių, leidžianti signalams skleisti toliau ir taip pat prijungti prie kitų plokštės lizdų.
Tarpinis sluoksnis gali būti pagamintas iš silicio ir organinių medžiagų ir veikia kaip tiltas tarp kelių štampų ir plokštės.Silicio tarpinės sluoksniai yra patikrinta technologija, turinti didelį smulkaus žingsnio įvesties / išvesties tankį ir TSV formavimo galimybes ir vaidina pagrindinį vaidmenį 2,5D ir 3D IC lustų pakuotėse.
Tipiškas sistemos padalinto tarpinio sluoksnio įgyvendinimas
Perskirstymo sluoksnis
Perskirstymo sluoksnyje yra varinės jungtys arba išlygiavimas, leidžiantis elektros jungtis tarp įvairių pakuotės dalių.Tai metalinės arba polimerinės dielektrinės medžiagos sluoksnis, kuris gali būti sukrautas į pakuotę su plika štampu, taip sumažinant didelių mikroschemų rinkinių I/O atstumą.Perskirstymo sluoksniai tapo neatsiejama 2,5D ir 3D paketų sprendimų dalimi, leidžiančia juose esantiems lustams bendrauti tarpusavyje naudojant tarpinius sluoksnius.
Integruoti paketai naudojant perskirstymo sluoksnius
TSV
TSV yra pagrindinė 2,5D ir 3D pakavimo sprendimų diegimo technologija ir yra vario užpildyta plokštelė, užtikrinanti vertikalią jungtį per silicio plokštelės štampus.Jis eina per visą štampą, kad būtų sukurtas elektros jungtis, sudarydamas trumpiausią kelią iš vienos štampo pusės į kitą.
Iš priekinės plokštelės pusės išgraviruojamos iki tam tikro gylio skylės arba angos, kurios vėliau izoliuojamos ir užpildomos nusodinant laidžią medžiagą (dažniausiai varį).Pagaminus lustą, jis praskiedžiamas nuo galinės plokštelės pusės, kad būtų atskleistos skylės ir metalas, nusėdęs ant plokštelės galinės pusės, kad būtų užbaigtas TSV sujungimas.
Paskelbimo laikas: 2023-07-07